KITECH

국산화 0% ‘반도체 도금액’, 이젠 일본 逆수출 노린다.

- 생기원, 도금두께 편차 2% 이내 ‘高 평탄도 반도체 구리도금액’ 독자 개발

- 국내 기업에 기술이전해 제품 출시 성공, 반도체 대기업으로부터 긍정적 평가

□ 한국생산기술연구원(이하 생기원, 원장 이낙규)이 세계 최고 수준의 도금막 평탄도를 구현한 반도체용 고성능 구리 도금액 원천기술을 독자 개발하고, 기술이전 기업과 함께 제품을 출시해 첫 국산화를 이뤄냈다.

□ 반도체 패키징에 필수적인 ‘구리 도금액’은 일본, 미국으로부터 전량 수입에 의존해 반도체 전(全) 공정 중 현재 유일하게 ‘국산화율 제로(0%)’ 소재다.

ㅇ 이 소재는 웨이퍼(Wafer)* 위에 새겨진 회로 패턴을 구리로 도금해 해당 부분만 전기적 특성을 띄게 해주는 ‘범핑(Bumping)’ 공정에 주로 사용된다.

* 반도체 재료가 되는 얇은 원판

ㅇ 최근 반도체 회로 패턴이 수 나노미터(㎚) 단위로 초미세화 되면서, 세계 1위 반도체 산업의 경쟁력을 지속적으로 유지하기 위해서는 그에 상응하는 수준의 고평탄 구리 도금액 개발과 소재자립이 절실한 상황이다.

□ 생기원 친환경열표면처리연구부문 이민형 박사 연구팀은 3년간 15,000번 가량의 실험 끝에, 도금막 표면을 평탄하게 조절해주는 여러 유기첨가제들 중 최적 첨가제와 그 혼합비율을 찾아내 도금두께 편차 ‘2% 이내’라는 세계 최고 수준의 고평탄도를 구현해냈다.

ㅇ 보통 도금 후에는 그 표면이 물방울처럼 볼록해지는데, 이를 평탄하게 할수록 전류가 고르게 전달돼 생산수율과 최종제품의 성능이 향상되게 된다.

ㅇ 개발된 도금액의 고평탄도 비결은 볼록한 모양과 오목한 모양을 합치면 평평해진다는 정반합의 원리를 기반으로 발굴해낸 ‘볼록 형상 유도제’와 ‘오목 형상 유도제’ 두 첨가제의 황금 혼합비율에 있다.

ㅇ 실제 수요기업에서의 공정테스트 결과, 최대 분당 3마이크로미터(㎛)의 고속도금 속도에서 도금두께 편차 ‘2% 이내’의 고평탄도 확보가 가능해 기존 외산 소재 대비 생산성이 약 150% 가량 향상된 것으로 나타났다.

ㅇ 또한 그동안 쌓아온 수많은 첨가제 혼합실험 결과를 데이터베이스화함으로써, 수요기업이 원하는 형태로 위로 볼록하거나 아래로 오목한 특성을 지닌 맞춤형 도금액을 제작할 수 있단 것도 장점이다.

□ 연구팀은 2020년 12월 해당 기술을 국내 전자소재 전문기업에 이전하고 제품을 출시해 지난 6개월간 반도체 대기업 제조공정에서 시험 평가를 진행해왔다.

ㅇ 이전된 기술은 R&D 시작부터 실험실 수준이 아닌, ‘양산’을 전제로 모든 도금 조건과 변수를 고려해 개발됐기 때문에 기술이전부터 제품출시, 대기업 시험평가 단계까지 8개월에 걸쳐 신속하게 진행됐다.

ㅇ 현재 해당 대기업으로부터 12인치 대형 웨이퍼 및 차세대 반도체 제품에서 필요로 하는 도금 특성을 모두 만족시킨다는 긍정적인 피드백을 받고 있는 상태다.

ㅇ 앞으로 수개월 내로 평가가 성공적으로 마무리되면, 국내 반도체 생산제품의 약 80%에 들어가는 도금 소재·장비의 첫 국산화가 이뤄지고, 나아가 일본 등 소재강국에 역(逆)수출까지 가능할 것으로 기대된다.

□ 생기원 이민형 박사는 “약 2천억 원 규모의 반도체 도금액 시장은 대기업이 진출하긴 작지만 중소기업에겐 고도의 기술력이 필요한 분야라 국산화가 더뎠던 상황에서 출연(연)이 제 역할을 해낸 결과”라며, “3차원 집적회로 구현을 위한 실리콘관통전극(TSV)*용 제품 개발에 이어 향후 다양한 산업에서 활용할 수 있는 고성능 주석-은, 인듐 도금액까지 연구영역을 넓혀갈 계획”이라고 말했다.

* Through Silicon Via의 약자. D램 칩을 얇게 깎은 뒤 수백 개의 미세 구멍을 뚫어 상단 칩과 하단 칩의 구멍을 전극으로 연결하는 기술